Anonim

Joten mitkä ovat erot analogisten PLL: ien ja DDS-pohjaisten digitaalisten PLL: ien välillä, ja kuinka suunnittelijan tulisi valita paras vaihtoehto.

Digitaalinen PLL toteuttaa perinteiset PLL-rakennuspalikat digitaalisen logiikan avulla. Vaikka digitaalisen PLL: n toteuttamiseen on monia tapoja, tässä keskitytään DDS-pohjaisiin digitaalisiin PLL-arkkitehtuureihin.

Esimerkiksi referenssijakaja, joka vähentää tulevan signaalin taajuutta ennen kuin se menee vaiheilmaisimeen, on sama kuin analogisella PLL: llä.

n

Viitejakaja-asetuksella on avainrooli PLL-käyttäytymisessä. Jos suunnittelijan on käytettävä suurta referenssijakajaa ja matalaa vaiheanturitaajuutta halutun lähdön tuottamiseksi, silmukan maksimikaistanleveyttä rajoitetaan.

Analogisessa PLL: ssä vaiheilmaisin generoi pumppaus- / alaspäinvirtapulsseja, joiden kesto on verrannollinen vertailu- ja takaisinkytkentäsignaalin väliseen vaihe-eroon. Digitaalisessa PLL: ssä vaiheenilmaisimen lähtö on kuitenkin digitaalinen luku, joka on verrannollinen saapuvan vertailusignaalin reunojen ja takaisinkytkentäsignaalin väliseen aikaeroon. Nämä digitaaliset sanat lähetetään digitaaliseen silmukkasuodattimeen, joka suodattaa vaiheilmaisimen ulostulon. Koska silmukkasuodattimen parametrit ovat numeerisia kertoimia, niitä voidaan kuitenkin muuttaa helposti. Ja toisin kuin analogisessa PLL: ssä, niiden koolle ei ole käytännöllisiä rajoituksia. Lisäksi digitaalinen vaiheenilmaisin ei kärsi lämpökohinasta, ikääntymisestä tai ajelehtimisesta, ja latauspumpun virheellisyys tai vuoto.

Rekonstruointisuodatin on yksi tärkeä komponentti, jota ei löydy analogisesta PLL: stä. Tämä alipäästösuodatin poistaa taajuussisällön perustavan lähtötaajuuden yläpuolella, jättäen vain halutun siniaallon. Viidennen tai seitsemännen asteen alipäästösuodin on yleinen, riippuen suodatusvaatimuksesta ja siitä, kuinka lähellä lähtötaajuus on Nyquist-taajuuteen. Tämä siniaalto voidaan sitten syöttää puhalluspuskuriin neliöaaltokellon ulostulon tuottamiseksi.

Kun ymmärrämme digitaalisessa PLL: ssä käytettyjä komponenttilohkoja, voimme alkaa ymmärtää joitain sen etuja.
Ensinnäkin digitaalinen PLL on erinomainen taajuudenmuutossovelluksissa. Esimerkiksi yleisen 19, 44 MHz: n verkkokellotaajuuden kääntäminen 156, 25 MHz: iin edellyttää saapuvan signaalin jakamista vuodelle 1944 ja vaihedetektorin ajamista 10 kHz: llä. Silmukkavakauden ylläpitämiseksi PLL-silmukan maksimikaistanleveys on tyypillisesti rajoitettu noin 1/10 vaihedetektoritaajuuteen, tai tässä tapauksessa 1 kHz.

Fractional-N PLL: t voivat auttaa pitämällä vaiheilmaisimen taajuuden korkealla, mutta aiheuttavat omat ongelmansa.
Analogisessa PLL: ssä matalan silmukan kaistanleveydet vaativat tilaa vieviä silmukkasuodatinkomponentteja, jotka paitsi vievät levyn tilaa, mutta johtavat itseresonanssiin ja mikrofoniikkaan, kun käytetään keraamisia kondensaattoreita.

Digitaalisella PLL: llä voi olla myös referenssihieronta äärellisissä vaihekorjauksen vaiheissa, mutta tämä kiihtyminen voidaan vaimentaa helpommin, koska digitaalisen silmukkasuodattimen avulla on helppo toteuttaa hyvin pienet silmukkakaistanleveydet (alle 1 Hz). Vielä tärkeämpää on, että koska silmukkaominaisuudet määritetään digitaalisilla kertoimilla, silmukadynamiikkaa ohjataan paljon tiukemmin kuin analogisessa PLL: ssä.

Koska silmukkaparametrit voidaan ohjelmoida digitaalisessa PLL: ssä, käyttäjä voi ylläpitää samaa silmukansiirtotoimintoa monissa olosuhteissa. Silmukkasuodatin voidaan optimoida jatkuvalle silmukkakaistanleveydelle ja vaihemarginaalille molemmissa tapauksissa. Vielä tärkeämpää on, että silmukkaparametreja voidaan säätää pelkästään ohjelmoimalla rekistereitä komponenttien vaihtamisen sijasta.

DDS-pohjaisella digitaalisella PLL: llä on etuna nopea DAC-järjestelmäkello referenssivalvontaan. Tätä kelloa voidaan käyttää ylinäytteisiin referenssituloista, ja se mahdollistaa referenssikellojen siirtymisen tai vian havaitsemisen. Kun vika on havaittu, laite voi joko automaattisesti vaihtaa tuloja tai siirtyä pidätystilaan. Lähtökellon vakaus pidätystilassa on sama kuin järjestelmäkellon vakaus.

DAC-kannustimien läsnäolo on potentiaalinen haittapuoli digitaalisille PLL: ille. Matalapäästöinen jälleenrakennussuodatin on erittäin tehokas poistamaan nämä. Vaikka on mahdollista saada korkeamman asteen DAC-kannustimia halutulla lähtötaajuudella tai sen alapuolella, nämä kannukset ovat usein paljon pienempiä (alle 70dBc) amplitudissa. Jos ulostulotaajuus on lähellä DAC Nyquist -taajuutta, suunnittelijan tulee olla varovainen valitsemalla järjestelmän kellotaajuus siten, että alemman asteen kannustimet eivät ole lähellä haluttua lähtötaajuutta, jolloin ne voidaan suodattaa tehokkaasti.

Oikean DAC-järjestelmäkellon valitseminen on tärkeä näkökohta käytettäessä digitaalista PLL: tä. Kaikkein vaativimmissa sovelluksissa korkeataajuista oskillaattoria voidaan käyttää tuottamaan 800–1000 MHz: n DAC-järjestelmäkello suoraan. Harvat sovellukset vaativat kuitenkin suorituskykyään.

Monissa digitaalisissa PLL: issä on analoginen PLL-kellokerroin, joka tuottaa vaiheen kohinanumerot, jotka ovat hyväksyttäviä moniin sovelluksiin. Näissä tapauksissa suunnittelija voi ajaa DAC-järjestelmän kelloa PLL tavallisella 16MHz tai 25MHz kidellä tai kideoskillaattoreilla välillä 16MHz - 100MHz, jolloin aluksella oleva PLL voi tuottaa 1GHz järjestelmäkellon. Tässä tapauksessa aluksella olevan PLL: n kohina on ensisijainen syöttöjännityksen aiheuttaja.

Kummankin PLL-suunnittelun rajoitusten poistamiseksi on mahdollista yhdistää digitaalinen PLL, jota seuraa analoginen PLL. Digitaalinen PLL pystyy käsittelemään kellonvaihtoa ja vaikeita taajuussuhteita, kun taas analogista voidaan käyttää vaimentamaan edelleen kannustimia, lisäämään korkeammille taajuuksille ja suorittamaan kellonjakelu.