Anonim

Täydelliselle IEEE International Electron Devices Meeting -ohjelmalle.

IMEC: n mukaan suuri haaste CMOS-laitteiden korkean k dielektrisyyden käytössä on korkea kynnysjännite, joka johtaa heikkoon suorituskykyyn. Kaksinkertaiset metalliportit yhdessä kaksoisdielektrikoiden kanssa voivat ratkaista tämän ongelman, mutta haittana on, että vaaditaan ylimääräisiä käsittelyvaiheita, jotka johtavat korkeampiin käsittelykustannuksiin.

IMEC kertoi kehittäneensä yksinkertaisemman, halvemman integraatiojärjestelmän, joka käyttää vain yhtä dielektristä pinoa ja yhtä metallia.
Matala kynnysjännite saavutettiin asettamalla ohut dielektrinen kansi dielektrisen hila- ja metallihilan väliin. Lisäksi vain lasereilla hehkutuksen käyttö porttipinojen suunnittelussa johti merkittävään pienentämään kestävän portin vähimmäispituutta merkittävästi ja parantamaan lyhyen kanavan vaikutuksen hallintaa.

n

Samoja prosesseja käytettiin FinFET-soluissa ja tuloksena oli mahdollinen ehdokasteknologia 22 nm solmuun.

Yhteistyössä NXP: n ja TSMC: n kanssa parannettiin suorituskykyä ja lyhyiden kanavien vaikutuksen hallintaa korkeille, kapeille FinFET-laitteille ilman liikkuvuuden parantamista.

Fysikaalista höyrystymistä (PVD) ja atomikerroksen laskeutumista (ALD) verrattiin metallin laskeumistekniikkaan. Koska PVD-metallit ovat tiheämpiä ja vähemmän huokoisia, titaaninitridi- (TiN) elektrodien PVD dielektrisillä hafniumoksidilla (HfO2) antoi parantuneen nMOS-suorituskyvyn verrattuna ALD TiN: ään.