Anonim

Se on nimeltään 12M-sarja ja tarjoaa myös 2, 6 Mbit: n upotetun muistin ja 200MHz: n järjestelmäkellon suorituskyvyn.

Joustavampana vaihtoehtona täydelle räätälöitylle suunnittelulle strukturoidun Asicsin on tarkoitus vähentää markkinoille saattamisaikaa ja alentaa NRE-kustannuksia. Toimittajan mukaan siirtyminen 0, 15 µm: iin on parantanut nopeutta 50 prosenttia ja tehonkulutuksen puolittumista edellisiin 0, 25 µm: n laitteisiin verrattuna.

Tyypillisesti jäsennellyt Asics-tuotteet on suunnattu tuotesuunnitteluun maltillisilla volyymeilla, jotka vaihtelevat 1 000 - 500 000 yksikköä.

n

Rakenteellinen Asic-suunnittelu perustuu joukkoon ennalta määritettyjä piirielementtejä tai viipaleita, mikä antaa sille joustavuuden täysin mukautettuihin verrattuna. NEC on ottanut käyttöön 10 osiota, joissa on ennalta hajautetut kaksiporttiset muistilohkot ja analogiset vaihelukitut silmukat (PLL) upotettuna tiheään rakenteelliseen logiikkajärjestelmään.

Digitaaliset viivelukittujen silmukkojen (DLL) lohkot ovat hajaantuneina suurempiin osiin. I / O-portit tukevat useita standardeja, mukaan lukien LVTTL, PCI, PCI-X, GTL +, LVCMOS2.5, SSTL3, SSTL2, HSTL, LVDS, LVPECL (input).

CMOS-12M-jäsennelty Asic-sarja tarjoaa pieniä tai keskikokoisia viipaleita, jotka vaihtelevat 125 000: sta kahteen miljoonaan käytettävään porttiin ja 98 kb / 2, 6 Mbit: n upotettuun muistiin.

Toinen Asic-tavarantoimittaja, LSI Logic, on sanonut, että sen rakenteellinen Asic-perhe, nimeltään RapidChip, on muuttanut liiketoimintaansa suunnittelun alkaessa täysin räätälöityjen laitteiden laskiessa ja prosessitekniikka nostaa kustannuksia ja suunnittelusyklejä.

Tämä näkemys Asic-markkinoista on aggressiivisempi kuin muiden yritysten. Gary Meyers, ohjelmistotyökaluyritys Synplicity, on kertonut Electronics Weeklylle, että viiden vuoden kuluessa vakiona solujen Asic-suunnittelun aloitusten määrä putoaa alle 1 000 vuodessa. Hän myös väitti, että siinä aikataulussa jäsenneltyjen asicsien lukumäärä rikkoo 1 000.