Anonim

Nimeltään Low Power RDK, se “antaa suunnittelijoille mahdollisuuden mitata suoraan Eclipse II -mallien todellista virrankulutusta, ja antaa insinöörien myös laskea, analysoida ja simuloida kehitteillä olevien mallien virrankulutusta”, kertoo yritys.

RDK: ssä on kaksi PCB: tä. Yksi on prototyyppikortti, joka sisältää FPGA: n, toinen on tehonmittaus tytärlevy. Käyttäjät voivat valita prototyyppikortin joko 144-nastaisella TQFP- tai 208-nastaisella PQFP-liitännällä.

"Pakkauksen avulla suunnittelijat voivat käyttää kaikkia Eclipse II -piireissä olevia I / O-napoja ja muodostaa yhteyden virheenkorjaustyökaluihin, oskilloskoopeihin ja logiikka-analysaattoreihin", QuickLogic sanoo. "Nämä kaksi pistorasiaa mahtuvat jokaiseen Eclipse II -perheen jäseneen."

n

Emolevyllä on myös RS232C-yhteys, UART-ohjain, 4 kt tavu sarjoista EEPROM ja kaksi LED-näyttöä.

Tytärlevyn komponentit sisältävät MSP430C133-mikrokontrollerin, LCD-moduulin, kaksi LEDiä ja kolme virta-anturia. Se voi näyttää ydin- ja I / O-virran sekä erikseen näyttää eri I / O-pankkien virran. Näyttö tapahtuu sisäänrakennetun nestekidenäytön PC: n kautta erillisessä tilassa.

Kaikki viimeisimmät FPGA-työkalut eivät sisällä laitteistoa.

Pehmeistä tarjouksista Altera on tuonut markkinoille DSP Builder -kehitystyökalun version 2.2, jonka avulla "DSP-suunnittelijat voivat hyödyntää Alteran Stratix II- ja Cyclone II -laiteperheitä", sanotaan.

Versio 2.2 tukee yritysten immateriaalioikeuksien (IP) salkun lisäksi myös Matlab 7 ja Simulink 6 -ohjelmistopaketteja - sisältyy MathWorks Release 14.

Muita DSP Builderin uusia ominaisuuksia ovat väriavaruuden muuntimen IP-ydin ja reunatunnistussuunnitelma, joka sisältää 2-D-suodattimen video- ja kuvankäsittelysuunnitelmille Simulinkin avulla.

"Simulinkin käyttöönotto FPGA-malleille, jotka kohdistuvat DSP-sovelluksiin, kiihtyy edelleen", sanoo The MathWorksin markkinointijohtaja Ken Karnofsky. DSP-mallit Stratix II: lla, väittää Altera, ovat nopeimmat: 1, 3µs FFT: llä ja 300MHz FIR (äärellinen impulssivaste) -suodattimilla on mahdollista.

"Lisäksi langattoman 802.16d-laajakaistastandardin myötävirheen korjausvaatimukset voidaan toteuttaa pienimmässä Cyclone II -laitteessa käyttämällä Viterbi- ja Reed-Solomon-ytimiä, jotka ovat saatavana DSP Builder -versiossa 2.2."

Xilinx on myös ollut kiireinen, julkaistuaan version PlanAhead-hierarkkisesta kerrossuunnittelu- ja analysointityökalusta, joka lisää tukea 90nm: n Virtex-4-perheelle.

”PlanAhead-työkalu tarjoaa suunnittelijoille kykyä analysoida malleja suunnitteluvaiheen varhaisessa vaiheessa”, Xilinx sanoo.

"Ajoituksen, hyödyntämisen, moduulien, kellojen ja I / O-sijoittelujen väliset analysointitoiminnot vähentävät suunnittelun iteraatioita ja ovat upotettu työkaluun."

Xilinx sai PlanAheadin ostamalla Hier Designin kesäkuussa.