Anonim

"Muistin kaistanleveyden kysyntää ei johda vain taajuuksien skaalaaminen prosessoreissa, vaan moniytiminen prosessori ja monisäikeinen lanka", kertoo Rambuksen tekniikan vp Kevin Donnelly EW: lle. "1 tavun / s järjestelmätason kokoonpanossa on 16 DRAM-elementtiä, jokainen 32 linkkiä leveä, jokainen nopeudella 16Gbit / s."

16 Gbit / s yksittäisen linkin toimiminen on avain koko järjestelmälle.

Olemassa oleva kaksinkertainen tiedonsiirtonopeus (DDR) DRAM ajaa tietoja x86-prosessorin järjestelmäkellon molemmilta reunoilta.

n

Rambuksella on jo XDR, järjestelmä, joka seuraa kahdeksan databittiä jokaista kokonaista kellosykliä kohti.

Kuten uusi kehitys tunnetaan, teratavukaistanleveysaloite kelloittaa 32 dataa bittiä kohti jaksoa kohden - nopeudella 16 Gbit / s 500MHz kellolla.

Jokaisen DRAM: n kaikki 16 databittiä kellotetaan yhdellä 500MHz: n kellolla, joka siirtää 512Gbit - 64Gbyte - sekunnissa jokaiselle muistisirulle.

Kaikki kello ja datasignaalit kuljetetaan differentiaalisilla pareilla, ja vinovirheet kalibroidaan harjoituskuvion avulla jokaisen DRAM-päivitysjakson aikana, Rambuksen tekninen johtaja Steve Woo kertoi Electronics Weeklylle.

Miksi yritys ei siirtynyt itsetarkkailutietoihin? "Olemme tehneet paljon järjestelmiä, joissa on ajoitus, mutta koodaus ja dekoodaus lisäävät latenssia, mikä on iso kysymys muistijärjestelmissä", Donnelly sanoi.

Ensimmäistä kertaa Rambus siirtyy pois rinnakkaisesta ohjaus- / osoiteväylästä (C / A), sen sijaan ottaen käyttöön sarjaosoiteväylän 'FlexLink', joka käyttää samaa kelloa kuin data ja toimii samalla 16 Gbit / s.

Kuinka monta näistä C / A-väylistä on, riippuu sovelluksista.