Anonim

"Hyödyntämme transistorien määrän nousua hyödyntääksemme toiminnot mukautetusta laitteistosta ja ohjelmistoista", sanoi MIPS Technologiesin toimitusjohtaja John Bourgoin.

Siirtymistä SoC-malleihin ohjaa siirtyminen 0, 10 µm: n suunnittelusääntöihin. Tämä mahdollistaa satojen miljoonien transistorien ottamisen mukaan suunnitteluun, mutta tuo mukanaan suunnittelukustannusten ja riskien lisääntymisen.

”Vuonna 1995 13 prosenttia projektin kustannuksista oli suunnittelu ja naamarit. Vuonna 2003 se on jopa 62 prosenttia ”, Bourgoin sanoi.
Naamarisarjat voivat nyt maksaa 1 miljoona dollaria. "Kolmas [naamarisarja] spin voi olla projektin kuolema", hän sanoi.

n

Projektiriskien vähentämiseksi foorumin puhujat kannattivat mukautetun laitteiston pitämistä suunnittelussa mahdollisimman pienenä, käyttämällä testattuja ohjelmoitavia IP-lohkoja aina kun mahdollista.

Tämän voidaan odottaa sulautettujen prosessorien kannattajien konferenssilta - mutta tähän näkemykseen on syytä. Suunnitteluvirheet voidaan ohjelmoida sirulta niin kauan kuin algoritmit ovat ohjelmistossa ja prosessori toimii.

"Suunnittelu voidaan debugoida heti toimitukseen saakka", Bourgoin sanoi. Ohjelmointia voidaan jatkaa toimituksen jälkeen asiakassuunnittelun haiman seuraamiseksi.
Kiinteä muotoilu on erityisen haavoittuvainen, kun tuotanto siirtyy 300 mm: n kiekkoihin. "Yksi 12 tuuman juoksu voi antaa sinulle kahden vuoden varaston", Bourgoin huomautti.
Vaikka jonkin verran erimielisyyttä siitä, mistä linjasta viitataan, kukaan ei epäilenyt IP-lohkojen tarvetta tiettyjen tehtävien nopeuttamiseksi. Missä sirujen suunnittelijat olivat yhtä mieltä siitä, että muu kuin prosessori IP voi jättää paljon toivomisen varaa.